摘要

在5G新無線電技術標準中，除了sub-6 GHz頻率外，還利用毫米波(mmWave)頻率來提高吞吐量。毫米波頻率的使用為大幅提高數據吞吐量帶來了獨特的機會，同時也帶來了新的實施挑戰。本文探討sub-6 GHz和毫米波基站無線電之間的架構差異，著重講述在這些系統上實施DPD面臨的挑戰和帶來的好處。數字預失真(DPD)是一種成熟技術，通常用于sub-6 GHz無線通信系統，以提高功率效率，但大多數毫米波無線電并不使用DPD。采用ADI波束成型器和收發器構建的包含256個元件的毫米波陣列原型，我們能夠證明采用DPD能夠將有效各向同性輻射功率(EIRP)提高達3 dB。與不采用DPD，但具有相同目標EIRP的陣列相比，這種陣列的元件數量可以減少30%。

本文旨在比較傳統的sub-6 GHz宏蜂窩設計和毫米波基站無線電和天線設計。它進一步介紹了這些設計差異相對于sub-6 GHz無線電將如何影響毫米波陣列中的DPD實施。

簡介

除了降低延遲和提高可靠性，對更高數據吞吐量的需求呈指數級增長一直是推動3GPP 5G NR標準發展的強大推動因素之一。雖然4G LTE系統部署在sub-3 GHz頻段中，但近年來，將新頻譜分配部署在3 GHz至5 GHz范圍使得我們能夠在5G NR中實現更寬的通道帶寬(BW)。與4G LTE相比，sub-6 GHz頻段的最大通道帶寬已從20 MHz增加到100 MHz。除了更寬的通道帶寬外，多根發射和接收天線以及最終的大規模MIMO技術進一步提高了頻譜效率。雖然所有這些改進都有助于提供更高的數據吞吐量，但基波限制（分配的sub-6 GHz頻譜相對較少）繼續將個人用戶的峰值吞吐量限制在1 Gbps以下。

在5G NR中，3GPP標準歷史上首次為蜂窩移動應用分配了24.25 GHz至52.6 GHz之間的毫米波頻率。這個新頻率范圍被稱為FR2，sub-6 GHz頻率則被稱為FR1。相對于FR1，FR2的可用頻譜范圍更大。FR2中單個通道的頻率可能高達400 MHz，可實現前所未有的吞吐量。但是，使用毫米波頻率給基站(BS)和用戶設備(UE)帶來了新的實施挑戰。在這些挑戰中，最重要的要屬更高的路徑損耗和更低的PA輸出功率，它們使得基站和UE之間的鏈路預算非常具有挑戰性。

BS與UE之間的路徑損耗被定義為Pl [dB] = 10log10 (Pt/Pr)，其中Pt和Pr分別為發射功率和接收功率。在自由空間中，接收功率是距離和波長的函數，也稱為弗里斯傳輸公式，其中Pr (d,λ) = Pt Gt Gr (λ/4πd)²，Gt和Gr分別為發射天線增益和接收天線增益。λ表示波長，d表示發射器和接收器之間的距離。在典型的無線通信環境中，由于附近物體的反射和施工材料造成的損耗，針對路徑損耗進行建模和估算將會更加復雜。但是，為了理解毫米波與sub-6 Ghz頻段相比具有更高的路徑損耗，我們來假設在自由空間中傳播、提供相似的天線增益，以及BS和UE之間的距離相等。使用這種方法，可以得出28 GHz時的路徑損耗比900 MHz時高出10xlog(28000/900)² = 29.8 dB！

在sub-6 GHz頻率下，BS功率放大器輸出幾十瓦的RF功率，且效率超過40%，這并不罕見。這是通過采用高效率PA架構（例如Doherty）和使用先進的數字預失真技術實現的。相比之下，高線性度AB類毫米波PA通常輸出不到1 W的RF功率，且效率低于10%。在毫米波頻率下，這些工作條件加劇了BS和UE之間的鏈路預算挑戰。要解決這兩大挑戰——更高的路徑損耗、單個PA功率更低，關鍵在于將功率更準確地傳輸到具體的空間位置。使用有源相控陣天線可以實現這一目標，該天線具有波束成型和波束轉向能力。

毫米波5G中的天線陣列

天線陣列并不是一個新概念。在GSM部署早期，無源陣列就已經用于蜂窩基站天線，雷達系統使用天線陣列的時間則有數十年。如前文所述，在毫米波頻率下，要解決更大的路徑損耗和單個PA功率更低的問題，需要使用有源相控陣天線。這是通過在陣列中包含許多天線元件，而每個元件由低功率放大器驅動來實現的。使用更多元件會增加陣列的總輻射功率，同時提高陣列增益并產生較窄的波束。對于相控陣天線理論，本文不予討論。有關該主題的更多信息，請參閱《模擬對話》系列“相控陣天線方向圖”（分三部分）。1-3

有源相控陣天線的高成本限制了其應用范圍，目前主要用于航空航天和防務領域。半導體技術的最新發展，加上高水平的集成，使有源相控陣天線能夠在5G應用中實現商用。ADI公司提供有源波束成型器件，它們集成了16個完整的發射和接收通道、相關的PA、低噪聲放大器(LNA)、每個路徑相位和增益控制，以及TDD開關功能。所有這些全部都集成在一塊硅芯片中！這些器件的第一代是使用SiGe BiCMOS技術(ADMV4821)實現的。為了進一步提高功效和成本，第二代器件采用了SOI CMOS工藝(ADMV4828)。這些高度集成、高功效的波束成型器，以及毫米波上/下變頻器(ADMV1017/ADMV1018)和頻率合成器(ADF4371/ADF4372)，為毫米波5G基站構建了完整的RF前端解決方案。

在毫米波頻率下，天線元件所占的面積很小。例如，一個簡單的28 GHz微帶貼片天線通常小于10 mm2。因此，可以在一個相對較小的區域內放置許多天線來提高增益。我們假設一個包含256個元件的天線陣列，雙極化輻射元件分8行、16列排列，如圖1所示。紅線和藍線分別表示+45°和-45°極化元件。

圖1.由雙極化輻射元件構成的256元天線陣列

假設天線元件之間的間距為λ/2，那么該天線陣列的總面積為8(λ/2) × 16(λ/2) = 32λ2。將900 MHz和28 GHz天線進行比較，900 MHz天線陣列的總面積為3.55 m2，28 GHz天線陣列的總面積僅為3.67 × 10-3 m2，幾乎小了1000倍！雖然900 MHz下的256元件天線陣列的尺寸令人望而卻步，但28 GHz下的類似陣列可以在不到40平方厘米的印刷電路板(PCB)上實現。

28 GHz的256元件雙極化毫米波天線陣列是基于多層PCB構建，采用ADI的波束成型器和毫米波上/下變頻器。為了降低成本，避免天線和無線電之間形成成本高昂/有損耗的互連，將有源組件部署在PCB的一邊，天線元件則部署在PCB的另一邊。該板被稱為AiB256（AiB代表板上的天線），其圖如圖2所示。

圖2.AiB256的組件一側（16個波束成型器和4個毫米波上/下變頻器）

AiB256上有16個ADMV4828 SOI波束成型芯片，每個芯片提供16個發射和16個接收通道，連接到每個極化區域的128根天線元件，覆蓋26.5 GHz至29.5 GHz頻率范圍。同一極化區域內的64根天線元件分別連接至一個單獨的ADMV1018毫米波上/下變頻器。因此，總共可以形成四個獨立的波束。AiB256的一半陣列的簡化框圖如圖3所示。

為了獲得更高的EIRP，可以在中頻將兩組相同極化的天線（包含64根天線）組合起來，產生總共兩個波束，每個波束由128根天線元件構成。該板被廣泛用于支持天線校準和內部DPD算法的開發。

Sub-6 GHz和毫米波的基站設計

根據給定頻率和期望的覆蓋區域設計基站時，通常以波束方向圖和有效各向同性輻射功率(EIRP)作為先決條件。典型的900 MHz宏蜂窩基站由一個4Tx/4Rx無線電單元(RU)構成，并連接到外部天線，如圖4所示。

圖3.AiB256的一半陣列的簡化框圖（并未顯示所有的互連）

圖4.一個900 MHz基站，包含一個4Tx/4Rx無線電單元和雙極化雙列天線

天線內部有兩列交叉極化（±45°紅/藍）偶極子。4個RF端口中，每個端口為一列極化提供饋電。在這個示例中，信號在6個相同極化的偶極子之間以相同相位和幅度分割。在垂直方向（列）排列更多的元件，使得波束聚集在垂直面（參見圖4）。這樣設計是可行的，因為大部分UE都要低于天線的高度。通常會讓波束以某種幅度向下傾斜，以進一步限制單元覆蓋范圍，避免與其他單元產生干擾。假設天線元件之間的間距為λ/2，該天線的半功率波束寬度（發射功率相對于波束峰值下降3 dB時的角度）在水平面上通常約為90°，在垂直面上一般小于20°。這種寬波束一般覆蓋120°扇區，無需轉向即可跟蹤UE移動。天線的高度為6 × (λ/2) = 2米，寬度為2 × (λ/2) = 0.33米。假設每個偶極子單元的增益為5 dBi，那么每個極化區域的天線增益約為10 × log(12) + 5 dBi = 15.8 dBi。如果每個PA輸出40 W (46 dBm)RF功率，每個極化的EIRP為46 dBm + 3 dB（2列） + 15.8 dBi = 64.8 dBm。在900 MHz下，這種水平的EIRP應該能很好地覆蓋幾千米范圍。

現在，我們來看看28 GHz AiB256，它的每個極化區域內包含128根天線元件，排列成8行、16列，如圖1所示。假設元件之間的距離為λ/2，每個元件的增益為5 dBi，那么天線的總增益約為10 × log(128) + 5 dBi = 26 dBi。與900 MHz示例相比，天線增益高出10.2 dB。但是，其波束寬度變窄了。3 dB波束寬度在垂直面僅為12°，在水平面僅為6°。如此狹窄的波束根本無法一次覆蓋典型的120°扇區。解決方案是：首先在單元覆蓋區域內找到活動UE，將波束指向他們，然后跟蹤他們在單元內的移動。5G標準指定了波束采集和跟蹤程序，對此，本文不予討論。為了計算這個無線電的EIRP，我們假設每個發射路徑輸出13 dBm RF功率。每個極化區域的總功率為13 dBm + 10 × log(128) = 34 dBm。加上26 dBi天線增益，每個極化的總EIRP為34 dBm + 26 dBi = 60 dBm。在典型的室外部署場景中，這個水平的EIRP在28 GHz下可以覆蓋幾百米范圍。

DPD在Sub-6 GHz系統中的價值

5G和4G無線標準都是基于OFDM信號，它們本身具有高峰均功率比(PAPR)。為了以高保真度放大和發射這些信號，并避免污染鄰近的通道，必須注意不要壓縮或剪輯信號峰值。這需要以低于峰值功率6 dB至9 dB的平均功率運行該PA。在這種深度后退的狀態下運行PA會導致效率極低，通常低于10%。

高效PA架構（例如Doherty）可以在低于其峰值功率6到9 dB的功率下保持高效率，但與典型的AB PA相比，它們的線性度大幅降低。如果在部署時不使用任何線性化技術，它們將無法滿足應用所需的誤差矢量幅度(EVM)和鄰道功率比(ACPR)。DPD是最流行的線性化技術之一，廣泛用于sub-6 GHz系統。

Sub-6 GHz系統要求64-QAM和256-QAM調制的EVM分別低于8%和3.5%，以符合3GPP標準38.104。1要滿足這些EVM要求，信號的PAPR應保持在6 dB到9 dB之間。為了滿足3GPP標準38.104，ACPR通常應小于–45 dBc。在前面的900 Mhz 4Tx/4Rx無線電示例中，每個發射器應輸出40 W rms功率，如果要在線性區域中運行功率放大器，以滿足EVM和ACPR要求，它們的效率通常低于10%。這意味著為了輸出40 W RF功率，4個PA中的每個PA都需要消耗超過400 W直流功率。所以，單單這4個PA就會消耗超過1600 W功率！這對無線電的尺寸、冷卻、可靠性和運行成本(OPEX)有著巨大的影響。相比之下，如果使用Doherty PA，并且結合削峰(CFR)和DPD技術，那么PA效率會高于40%。這意味著每個PA消耗不超過100 W直流功率，即可輸出40 W RF功率。無線電中的4個PA消耗的直流功率不到400 W。無線電的其余部分通常只會消耗不到50 W直流功率。因此，PA消耗的功率在無線電消耗的總直流功率中的占比超過85%，即使在結合使用Doherty放大器、DPD和CFR時也是如此。

毫米波陣列中DPD的實施及其價值

在AiB256中，有256個發射和接收鏈，能夠生成2個或4個波束，每個波束中部署有128個或64個PA。與sub-6 GHz系統一樣，64-QAM和256-QAM調制的毫米波頻段EVM要求分別為8%和3.5%。但是，毫米波對ACPR的要求遠沒有sub-6 GHz頻段嚴格；按照3GPP標準38.104，對于28 GHz頻段為28 dBc，對于39 GHz頻段為26 dBc。

在ADMV4828波束成型器中，每一類AB PA可提供21 dBm峰值功率。ADMV4828上的PA以大約12 dBm rms輸出功率運行，可為峰值功率留出9 dB裕量，從而可滿足EVM和ACPR要求。在12 dBm (16 mW)輸出功率下，每個發射鏈消耗約300 mW功率，所以效率為5%。發射鏈中的一些功率是被用于波束成型的可變移相器消耗的。每條接收路徑，包含可變移相器在內，消耗大約125 mW直流功率。

基于上述功率消耗，可以明顯看出，與sub-6 GHz無線電相比，在毫米波無線電中，PA消耗的功率在總直流功耗中的占比要小得多。這就產生了一個問題：毫米波無線電是否仍能從使用DPD中獲益？

為了回答這個問題，我們需要構建一個適用于毫米波的DPD架構。要將DPD實現方案從sub-6 GHz簡單地擴展到毫米波，需要圍繞每個PA建立一個DPD環路。在AiB256示例中，這意味著需要256個DPD環路！顯然，實施256個DPD環路成本高昂且非常耗電。由于每個PA輸出少量功率（一般為12 dBm），因此使用DPD的系統總效率很可能低于不使用DPD的系統。

幸運的是，有一個很好的辦法可以解決這個問題。AiB256最多可以輸出4個波束，每個波束包含64個PA（參見圖3）。這意味著每個PA可以獲得與其他63個PA相同的信號，除了用于波束轉向的相對相移。如果單個DPD環路環繞由64個PA構成的集群，那么整個AiB256陣列只需要總共4個DPD環路。從本質上講，DPD環路環繞每個波束，而不是環繞PA。我們將其稱為陣列DPD，以便與sub-6 GHz DPD區別開來，后者的每個PA都有一個專用DPD環路。

觀察接收器必須“觀察”波束的視軸，所有PA的信號在此處同相疊加，所以它可以校正由64個PA的累加遠場聚集所造成的失真。我們的早期評估使用遠場喇叭天線作為DPD觀察接收器（如圖5所示），且證明可以通過在波束周圍部署單個DPD環路來改善EVM和ACPR。ADI未來的產品可能包括集成觀察路徑，以簡化DPD的實施。

圖5.遠場喇叭天線作為DPD觀察接收器

DPD設置使用ADRV9029集成收發器，內置CFR和DPD功能，適用于高達200 MHz帶寬的信號。ADI未來的收發器采用DPD時，將支持至少400 MHz帶寬。

分析發現，在26.5 GHz至29.5 GHz的頻率范圍內，毫米波陣列DPD可以將波束EIRP提高3 dB左右（在1.5 dB至3.2 dB之間）。在特定頻率下優化波束成型器的輸出匹配和偏置設置，可以在保持EVM和ACPR規格的同時，獲得高達13 dBm rms的輸出功率。但是，無法在廣泛的頻率范圍和多個單元中保持這種性能水平。或者，如果滿足適當條件（PA的飽和功率電平保持在21 dBm以上），那么使用DPD可以在相關頻段中穩定實現高于14 dBm的輸出功率。

當指定毫米波陣列時，每個波束的EIRP就是一項核心要求。如果每個元件的功率相對較小，則需要使用多個元件來實現目標EIRP，這反過來又會使成本、功率和陣列大小增加。陣列中部署的元件越多，產生的波束就越窄。更窄的波束并非始終符合需求；它們會增大波束指向和移動用戶跟蹤的難度。圖6中的曲線圖說明了所需的元件數量和陣列直流功耗如何隨著DPD從0 dB提高到3 dB而變化，同時保持目標EIRP為60 dBm不變。

圖6.所需的元件數量和直流功率隨DPD改善而變化

如果通過應用DPD實現了3 dB EIRP改善，那么所需元件的數量會減少近30%，功耗則降低約20%。與我們的sub-6 GHz示例中采用DPD能將PA的功耗降低4倍相比，在毫米波陣列中，節能功效并不如此明顯。但是，在毫米波陣列中，我們可以獲得額外的優勢：其元件數量減少30%，這會大大降低陣列硬件的成本和體積。未來，我們可以在毫米波波束成型中使用更高效的PA架構，利用DPD來進一步改善功效。

結論

相對于sub-6 Ghz頻率，在5G毫米波陣列中實施DPD會帶來新的挑戰。在波束周圍部署DPD環路，而不是在構成波束的單個PA周圍部署，可實現陣列DPD還能帶來優勢。我們的分析表明，這種部署能幫助實現更高的功率輸出、節省系統功率，且能減少硬件數量。但是，我們要提醒大家注意：無論是在應用中，還是在評估時，我們都需要從不同于傳統sub-6 GHz的角度來看待毫米波DPD。隨著毫米波PA架構日益成熟，這種定位可能會發生變化，但目前我們需要重新定義DPD應用，以及它所帶來的優勢。